Đặc điểm nào không mô tả một thanh ghi dịch

CHƢƠNG 3 CÁC CỔNG LOGIC CƠ BẢN 3.1 Các đặc tính tiêu biểu của các cổng

5.5.2. Thanh ghi dịch

Thanh ghi dịch là một mạch số có thể đồng thời lưu (store) và dịch (move) dữ liệu. Thuật ngữ thanh ghi dịch (Shift Register) nhấn mạnh khả năng dịch chuyển dữ liệu của thanh ghi.

[

]

GV: VÕ THIỆN LĨNH Page 66

Thanh ghi dịch cũng giống như bộ đếm là các mạch logic dãy. Logic dãy khác với logic tổ hợp đó là: đầu ra của nó không chỉ phụ thuộc vào trạng thái của các đầu vào tại thời điểm hiện tại mà còn phụ thuộc vào các trạng thái trước của đầu ra. Hay nói cách khác, mạch dãy nhớ trạng thái trước.

Thanh ghi dịch được cấu tạo nên bởi các FF, mỗi FF được gọi là một ngăn nhớ hay một tầng (stage) có nhiệm vụ chứa một bit dữ liệu. Thanh ghi dịch n-bit gồm n FF. Chúng ta có thể sử dụng D-FF hoặc J-K FF trong chế độ “chốt” để cấu tạo nên một thanh ghi dịch.

[

]

GV: VÕ THIỆN LĨNH Page 67

Khi có tác động của xung đồng hồ, dữ liệu trong mỗi FF được dịch chuyển và dữ liệu vào được đưa tới đầu ra của ô nhớ đầu tiên. Dữ liệu tại đầu ra trễ so với dữ liệu đầu vào n chu kỳ xung đồng hồ, trong đó n là số FF hay số ngăn nhớ trong thanh ghi dịch. Ví dụ, đối với thanh ghi dịch 4 bit thì mỗi bit dịch chuyển từ đầu vào tới đầu ra mất một khoảng thời gian là 4 chu kỳ xung đồng hồ.

Dữ liệu ra Dữ liệu vào

[

]

[

]

GV: VÕ THIỆN LĨNH Page 69

b.Vào nối tiếp/ ra song song

Đối với thanh ghi dịch vào nối tiếp/ra song song, dữ liệu được lấy ra đồng thời tại các đầu ra của mỗi ngăn nhớ nhưng quá trình dịch bit vẫn xảy ra trong thanh ghi. Đây là một phương pháp chuyển đổi dữ liệu song song thành dạng dữ liệu nối tiếp. Trong thông tin, người ta có thể chuyển dạng dữ liệu song song gồm nhiều đường dây

tốc độ thấp thành dạng dữ liệu nối tiếp chỉ cần một đường dây nhưng có tốc độ cao hơn nhiều. Hai nhiệm vụ lưu và dịch dữ liệu được điều khiển bởi tín hiệu SHIFT/LD

Nếu SHIFT/LD0, cho phép đưa dữ liệu DA DC tới các đầu vào của mỗi FF, tại thời điểm xuất hiện sườn dương của xung đồng hồ các bit dữ liệu được đưa tới các đầu ra của cả 3 FF. Quá trình truyền dữ liệu song song được thực hiện đồng bộ với xung đồng hồ. Cần phân biệt với quá trình truyền không đồng bộ, khi đó các FF được điều khiển bởi các tín hiệu Preset hoặc Clear mà không quan tâm đến xung đồng hồ cũng như trạng thái của các đầu vào.

Dữ liệu ra

[

]

GV: VÕ THIỆN LĨNH Page 70

Nếu SHIFT/LD1, dữ liệu tại mỗi FF được dịch phải. Dữ liệu tại đầu vào

CA D A D

D  được chuyển đổi thành dữ liệu nối tiếp tại đầu ra SO. Đầu vào SI (Serial Input) được đưa tới DA khi xuất hiện xung kích đầu tiên. Đầu vào nối tiếp SI cho phép kết nối giữa các thanh ghi với nhau, kết nối giữa các IC với nhau cấu tạo nên bộ nhớ vi xử lý.

[

]

GV: VÕ THIỆN LĨNH Page 71

Xung đồng hồ được điều khiển bởi tín hiệu CLKINH. Nếu CLKINH 1, xung đồng hồ bị “cấm”, không cho phép. Ngược lại nếu CLKINH 0, xung đồng hồ được đưa tới đồng thời các FF.

Gồm 3 tín hiệu điều khiển: M1(dịch), M2 (tải dữ liệu), C3/1 (“cấm” hay “cho phép” xung đồng hồ). Xung đồng hồ có 2 chức năng: C3 để đưa dữ liệu song song tới những chân có ký hiệu “3”. Hoặc khi SH/LD1, M1 được xác nhận, dữ liệu được dịch phải. Dấu gạch chéo để tách biệt giữa 2 chức năng đó. Ký hiệu “2,3D” chỉ rằng dữ liệu được điều khiển bởi M2 và xung đồng hồ C3 (truyền bit dữ liệu song song). Trong trường hợp này, dữ liệu song song được truyền đồng bộ với xung đồng hồ C3. Ngăn nhớ A có độ rộng lớn hơn các ngăn nhớ còn lại để lưu dữ liệu vào nối tiếp SER.

[

]

GV: VÕ THIỆN LĨNH Page 72

Trong SN14ALS165, quá trình truyền dữ liệu song song được thực hiện không đồng bộ với xung đồng hồ mà dựa vào tín hiệu SET (thiết lập -PRESET) và RESET (Xóa –CLEAR). Khi SH/LD0, các bit dữ liệu đầu vào được đưa đồng thời tới các đầu vào của các FFA FFH (các chân AH). Ngược lại, nếu SH/LD1, các bit được dịch phải, đầu vào nối tiếp đưa bit dữ liệu tới đầu vào của FFA (ký hiệu là 2D).

[

]

GV: VÕ THIỆN LĨNH Page 73

c.Vào song song/ ra nối tiếp

Trong thanh ghi dịch vào song song/ra nối tiếp, các bit dữ liệu đầu vào được đồng thời đưa tới đầu vào các ngăn nhớ. Khi xuất hiện sườn dương của xung đồng hồ đầu tiên, bit DD được đưa tới đầu ra và tồn tại trong chu kỳ đầu tiên đến khi xuất hiện sườn dương của xung thứ 2, các bit trong mỗi ngăn nhớ được dịch phải, bit DC được đưa tới đầu vào của FF D, bit DB được đưa tới đầu vào của FF C, bit DA được đưa tới đầu vào của FF B, đồng thời một bit dữ liệu tại đầu vào nối tiếp (Serial Input -SI) được đưa tới đầu vào của FF A. Vậy, đối với thanh ghi dịch Vào song song/ ra nối tiếp có 2 đầu vào: đầu vào song song (PI) và đầu vào nối tiếp (SI). Khi xuất hiện sườn dương của xung đồng hồ thứ 2, bit DC được đưa tới đầu ra của thanh ghi dịch và được lưu tại đó đến khi xuất hiện xung thứ 3, quá trình dịch bit tiếp tục được thực hiện như trên.

Dữ liệu ra Dữ liệu vào

A B C D

Đầu vào nối tiếp

[

]

GV: VÕ THIỆN LĨNH Page 74

Một ứng dụng của thanh ghi dịch loại này đó là chuyển đổi dữ liệu dạng nối tiếp thành dữ liệu dạng song song trên nhiều đường dây. Trong thực tế thì người ta chỉ thiết kế thanh ghi dịch Vào nối tiếp/Ra song song với độ dài bit không lớn hơn 8 bit, do nếu độ dài bit càng lớn thì số lượng chân của IC càng nhiều.

[

]

GV: VÕ THIỆN LĨNH Page 75

d. Vào song song/ra song song

Thanh ghi dịch Vào song song/ra song song cũng có 2 đầu dữ liệu vào. Dữ liệu được lấy tại các đầu ra của mỗi FF. Ngoài ra, quá trình dịch bit vẫn luôn xảy ra trong thanh ghi. Quá trình dịch bit trong thanh ghi có thể là dịch trái hoặc dịch phải, được điểu khiển bởi tín hiệu L/R.

Dữ liệu ra Dữ liệu vào

A B C D

Đầu vào nối tiếp

[

]

[

]

GV: VÕ THIỆN LĨNH Page 77